伊人最新地址在线,友狼一区二区AA欧美在线,猫咪AV手机在线免费看不卡,一级婷婷在线视频

晶振的負載電容對晶振頻點的大小有什么影響？

晶振的負載電容對晶振頻點的大小有什么影響？

晶振（Oscillator）是不需要電容的，晶體（Crystal）才需要電容。

晶振的實際頻率和標稱頻率之間的關系：      Fx = F0(1+C1/(C0+CL))^(1/2);

 而 CL = Cg*Cd/(Cg+Cd)+Cs;其中Cs為雜散電容，Cg和Cd為我們外部加的兩個電容，通常大家取值相等，它們對串聯起來加上雜散電容即為晶振的負載電容CL.具體公式不用細想，我們可以從中得知負載電容的減小可以使實際頻率Fx變大，我們可以改變的只有Cg和Cd，通過初步的計算發現CL改變1pF,Fx可以改變幾百Hz。

原有電路使用的是33pF的兩個電容，則并聯起來是16.5pF，我們的貼片電容只有27pF,33pF，39pF,所以我們選用了27pF和39pF并聯，則電容為15.95pF。電容焊好后，測量比原來大了200多赫茲，落在了設計范圍內。

結論：晶振電路上的兩個電容可以不相等，通過微調電容的值可以微調晶振的振蕩頻率，不過如果你測了幾片晶振，頻率有大有小，而且偏移較大，那么這個晶振就是不合格的。

 晶體的datasheet中所講的負載電容，就是兩引腳所接的電容以及內部寄生的電容和布局引入的電容的總和，如果匹配合適，其頻偏就越小，當然實際的個體差異，就需要適當調整。具體的計算公式上面已經給出，但是對于晶振的負載電容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg為分別接在晶振的兩個腳上和對地的電容,Cic（集成電路內部電容）+△C（PCB上電容).就是說負載電容15pf的話，兩邊個接27pf的差不多了，一般a為6.5～13.5pF中所提到的Cic，個人理解應該是晶體內部晶片引線間的寄生電容，此電容一般最大值在7pf（datasheet給出的值），實際一般在3~5pF，在計算外接的兩個電容值時，要考慮到此值。

晶體兩引腳之間所接的電阻，阻值一般在幾兆歐姆，原理kinpoagilent也講到了，實際批量產品應用中如果有不易起振的情況一般加上有效，但是多數情況下，IC內部已經有了就不需要了。

    對于晶體的外殼在生產時是否需要接地，從我們的產品大批量生產出貨來看的話，是沒有什么差別，在參觀晶體生產廠家時，有碰到專門在晶體外殼下放一個絕緣墊把晶體和板子隔開的產品，說是有客戶這么要求的，不知接地是否有明確的影響大家可以討論下。

    有些晶體在使用時，會在晶體輸入引腳XI上串聯一個電阻，阻值在幾十到幾百歐姆間，有人說是改善輸入電平，實際調試時，會影響到頻偏精度。不知那位高手對此比較熟悉，請多多指點一下。

    設計時，晶體下方和輸入輸出引線一般要盡可能的完整包地。